石頭自清潔掃拖機器人G10S評測：多年黑科技集大成之作 懶人終極福音
科技圈經常能看到一個詞叫“縫合怪”，用來形容那些把好多功能或者外觀結合在一起的產品，通常這樣的詞是貶義詞，但如果真的是產品縫合的好、縫合的實用的話，那它就成了中性詞，今
近日Intel通過官網正式上線了對于其尖端的Intel 18A制程工藝的介紹，并稱其已經已經“準備就緒”。根據外界預計，Intel 18A將于2025 年年中進入量產，將由酷睿 Ultra 300 系列“Panther Lake”處理器首發，預計將于今年下半年上市。
能效提升15%，密度提升30%
根據Intel官網的介紹資料顯示，與Intel 3 工藝節點相比，Intel 18A的每瓦性能提高 15%，芯片密度提高 30% 。Intel稱之為北美制造的早可用的2nm以下先進節點，可以為客戶提供有彈性的供應替代方案。
此外，根據已曝光的資料顯示，Intel 18A的SRAM密度為0.021 μm2的高密度 SRAM 位單元尺寸（實現了大約 31.8 Mb/mm2 的 SRAM 密度），與Intel 4 的 0.024 μm2 的高密度 SRAM 位單元尺寸相比，這是一個重大改進。
根據研究機構TechInsights的測算，得出的 Intel 18A 的性能值為2.53，臺積電N2的性能值為2.27，三星SF2的性能值為2.19。
也就是說，Intel 18A 在 2nm 級工藝中具有高性能，臺積電N2位居第二，三星SF2位居第三。
RibbonFET晶體管
Intel 18A采用了RibbonFET 環柵 (GAA) 晶體管技術，可實現電流的精確控制。RibbonFET 可進一步縮小芯片組件體積，同時減少漏電，這對于日益密集的芯片而言是一個關鍵問題。
RibbonFET 提高了每瓦性能、小電壓 (Vmin) 操作和靜電性能，從而提供了顯著的性能優勢。
RibbonFET 還通過不同的帶寬度和多種閾值電壓 (Vt) 類型提供了高度的可調諧性。HD MIM 電容器可顯著降低電感功率下降，增強芯片的穩定運行。
此功能對于生成式 AI 等需要突然且高強度計算能力的現代工作負載至關重要。
Intel去年底公布的信息顯示，為了將RibbonFET GAA晶體管的微縮推向更高水平，Intel代工部門展示了柵極長度為6納米的硅基RibbonFET CMOS晶體管，在大幅縮短柵極長度和減少溝道厚度的同時，在對短溝道效應的抑制和性能上達到了業界領先水平。Intel稱，這一進展為摩爾定律的關鍵基石之一——柵極長度的持續縮短——鋪平了道路。
PowerVia 背面供電技術
隨著晶體管密度的增加，混合信號和電源布線會造成擁塞，從而降低性能。
Intel代工廠的業界首創 PowerVia 技術將間距較大的金屬和凸塊重新定位到芯片背面，并在每個標準單元中嵌入納米級硅通孔 (nano-TSV)，以實現高效的電源分配。
Intel 18A將領先于臺積電和三星，率先采用業界首創的 PowerVia 背面供電技術，可將密度和單元利用率提高 5% 至 10%，并降低電阻供電下降，從而使 ISO 功率性能提高高達 4%，并且與正面功率設計相比，固有電阻 (IR) 下降大大降低。
相比之下，三星計劃于2026年量產的SF2P工藝才會實施背面供電技術。臺積電可能需要等到 2026年或2027年才能在其 A16 工藝上實施背面供電技術。
不過，預計臺積電 A16 背面供電將是一種直接的背面連接，可以提供比Intel和三星的實現更小的軌道高度。
生態系統
該工藝還全面支持行業標準 EDA 工具和參考流程，實現從其他技術節點的平穩過渡。借助 EDA 合作伙伴提供的參考流程，我們的客戶可以先于其他背面電源解決方案開始使用 PowerVia 進行設計。
Intel表示，目前由 35 多個行業領先的生態系統合作伙伴組成的強大團隊，涵蓋 EDA、IP、設計服務、云服務以及航空航天和國防領域，有助于確保廣泛的客戶支持，從而進一步簡化。
快2025年上半年量產
早在去年9月，Intel就在俄勒岡州波特蘭市舉行的 Enterprise Tech Tour 活動中，首次展示了基于Intel 18A制程的代號為Clearwater Forest的Xeon芯片。
隨后于10月，Intel宣布已經向聯想等合作伙伴交付了基于Intel 18A制程的Panther Lake CPU樣品。
目前預計Intel 18A 將于 2025 年年中進入量產，快的話也可能會在上半年量產，將由酷睿 Ultra 3 系列“Panther Lake”處理器首發，該處理器將于今年下半年上市。
相比之下，臺積電的 N2 計劃于 2025 年底進行大批量生產，該節點生產的第一批產品早要到 2026 年年中才能上市，相關產品預計將于 2026 年秋季上市。
這也意味著Intel 18A整體的進度將會比臺積電N2領先近1年的時間。
High NA EUV有望繼續擴大優勢
在Intel 18A取得相對于臺積電N2近1年時間優勢的同時，Intel也正利用ASML新的High NA EUV光刻機來積極擴大技術優勢，因為這是1nm級的尖端制程所需要的制造工具。
根據之前Intel披露的信息顯示，Intel計劃Intel 18A之后的Intel 14A導入High NA EUV光刻機，與Intel 18A制程技術相較，Intel 14A制程技術的晶體管密度將會提升20%。
目前，Intel在 High NA EUV 計劃方面也處于領先地位。此前Intel已經購買了兩臺價值3.5億美元的 ASML Twinscan EXE 5000系列 High NA EUV光刻機，并在去年完成了安裝和運行，Intel是唯一一家擁有豐富使用此類工具經驗的芯片制造商。
相比之下，此前臺積電業務開發資深副總經理張曉強表示，雖然對High NA EUV能力印象深刻，但設備價格過高。
臺積電依靠現有EUV能力可支持芯片生產到2026年底，屆時其A16制程技術也將依靠目前的標準型EUV光刻機來量產。
臺積電考慮用High NA EUV光機生產A10制程芯片。但在此之前，有傳聞稱，臺積電已經開始計劃提前引入High NA EUV來積累經驗。
此前，Intel公司硅光子集團首席項目經理Joseph Bonetti 就曾通過Linked In平臺發文稱，相比競爭對手，Intel在 High-NA EUV 經驗方面至少擁有一年的領先優勢。
本文鏈接：http://www.rrqrq.com/showinfo-24-133147-0.htmlIntel 18A工藝準備好了！據說領先臺積電2nm一年
聲明：本網頁內容旨在傳播知識，若有侵權等問題請及時與本網聯系，我們將在第一時間刪除處理。郵件：[email protected]
Copyright ? 2016-2023 天津谷騏科技有限公司 版權所有 sitemap.xml
違法及侵權請聯系：[email protected] 津ICP備18001702號
津公網安備 12010102000574號