快科技6月2日消息,半導(dǎo)體產(chǎn)業(yè)正面臨前所未有的技術(shù)挑戰(zhàn),芯片流片成功率降至歷史新低!
據(jù)電子設(shè)計(jì)自動化工具(EDA)公司西門子數(shù)據(jù)顯示,芯片首次設(shè)計(jì)定案(Tape-out,流片)成功率降至歷史新低的14%,相較于兩年前的24%明顯下降。
換而言之,十家芯片設(shè)計(jì)公司中,有八家都會在首次流片時遭遇失敗。
IC設(shè)計(jì)從業(yè)者分析,這主要源于芯片復(fù)雜度提升、企業(yè)開發(fā)模式轉(zhuǎn)變等因素,未來專業(yè)分工、委托ASIC公司打造將成趨勢。
Tape-out(流片)對芯片設(shè)計(jì)而言,猶如生死攸關(guān)的考驗(yàn),是指將設(shè)計(jì)完成的芯片方案交給晶圓代工廠生產(chǎn)樣品,檢驗(yàn)設(shè)計(jì)是否符合預(yù)期,是芯片研發(fā)的關(guān)鍵里程碑。
一旦失敗,不僅前期投入的數(shù)千萬元研發(fā)成本付諸流水,更可能錯失市場先機(jī)。

本文鏈接:http://www.rrqrq.com/showinfo-24-155771-0.html太難了!芯片流片成功率降至歷史新低:10家有8家失敗
聲明:本網(wǎng)頁內(nèi)容旨在傳播知識,若有侵權(quán)等問題請及時與本網(wǎng)聯(lián)系,我們將在第一時間刪除處理。郵件:[email protected]